RISC-V

Prototyp procesora RISC-V, styczeń 2013
Komputer VisionFive 2 (SBC) z procesorem StarFive JH7110 (RISC-V U74 Quad-core 64-bit V64GC ISA [email protected])

RISC-V – otwarta architektura zestawu instrukcji procesora (ISA) oparta na zasadach RISC.

W odróżnieniu od większości ISA, RISC-V może być swobodnie używany w dowolnym celu, umożliwiając każdemu projektowanie, produkcję i sprzedaż czipów i oprogramowania RISC-V. Chociaż nie jest pierwszą otwartą architekturą ISA[1] ma duże znaczenie, ponieważ został zaprojektowany z myślą o nowoczesnych skomputeryzowanych urządzeniach, takich jak ogromne chmury obliczeniowe, wysokiej klasy telefony komórkowe i najmniejsze systemy wbudowane. Takie zastosowania wymagają zarówno wydajności, jak i efektywności energetycznej. Architektura ta ma także obszerne wsparcie programistyczne, co pozwala uniknąć typowego problemu nowych architektur procesorowych.

Projekt rozpoczął się w 2010 r. na Uniwersytecie Kalifornijskim w Berkeley, ale wielu współtwórców to wolontariusze i pracownicy z branży pracujący poza uniwersytetem[2].

RISC-V ISA został zaprojektowany z myślą o małych, szybkich i energooszczędnych implementacjach w świecie rzeczywistym[3][4], ale bez nadmiernego projektowania dla konkretnego stylu mikroarchitektury[4].

7 maja 2017 zostały opublikowane wersja 2.2 ISA przestrzeni użytkownika oraz wersja robocza 1.10 uprzywilejowanego ISA[4][5][6][7].

Zobacz też

Przypisy

  1. ↑ Patterson David, Waterman Andrew: The RISC-V Reader: An Open Architecture Atlas. Strawberry Canyon. ISBN 978-0999249109. (ang.).
  2. ↑ RISC-V Contributors. [dostęp 2018-07-07]. [zarchiwizowane z tego adresu (2018-06-13)]. (ang.).
  3. ↑ RISC-V Foundation: Software tools - RISC-V. [dostęp 2018-07-08]. [zarchiwizowane z tego adresu (2016-05-29)]. (ang.).
  4. ↑ a b c Waterman Andrew, Asanović Krste: The RISC-V Instruction Set Manual Volume I: User-Level ISA. [dostęp 2018-07-08]. (ang.).
  5. ↑ Celio Christopher, Love Eric: ucb-bar/riscv-sodor. GitHub. [dostęp 2018-07-08]. (ang.).
  6. ↑ SHAKTI Processor Project. Indyjski Instytut Technologii w Madrasie. [dostęp 2018-07-08]. [zarchiwizowane z tego adresu (2017-08-21)]. (ang.).
  7. ↑ Celio Christopher: C152 Laboratory Exercise 3. [dostęp 2018-07-08]. (ang.).

Linki zewnętrzne

Architektury RISC
Początki
Aktywne
Nierozwijane

Content Disclaimer

Informasi ini disarikan dari Wikipedia dan disajikan kembali untuk tujuan edukasi. Konten tersedia di bawah lisensi CC BY-SA 3.0. Kami tidak bertanggung jawab atas ketidakakuratan data yang bersumber dari kontribusi publik tersebut.

  1. The information displayed on this website is sourced in part or in whole from Wikipedia and has been adapted for the purpose of restating it. We strive to provide accurate and relevant information, however:
  2. There is no guarantee of absolute accuracy. Wikipedia is an open, collaborative project that can be edited by anyone, so information is subject to change.
  3. It is not intended to constitute professional advice. The content displayed is for informational and educational purposes only. For important decisions (e.g., medical, legal, or financial), please consult a professional.
  4. Content copyright. Wikipedia is licensed under the Creative Commons Attribution-ShareAlike License (CC BY-SA). This means that content may be reused with appropriate attribution and shared under a similar license.
  5. Responsible use. Any risk arising from the use of information from this website is entirely the responsibility of the user.
Kembali kehalaman sebelumnya